资料介绍
EDAPLD论文
基于FPGA的总线型LVDS通信系统设计
摘要：总线型低压差分信号（BLVDS）是一种性能优良的物理层接口标准。本文介绍一种
基于总线型LVDS的通信系统方案，以及利用FPGA芯片实现系统核心模块的设计方法。该
方案可广泛使用在高速通信领域，具有较高的应用价值。
??? 关键词：BLVDS FPGA 串化 解串 高速通信
低压差分信号LVDS（Low Voltage Differential Signal）是由ANSI/TIA/EIA-644-
1995定义的用于高速数据传输的物理层接口标准。它具有超高速（1.4Gb/s）、低功耗及
低电磁辐射的特性，是在铜介质上实现千兆位级高速通信的优先方案；可用于服务器、
可堆垒集线器、无线基站、ATM交换机及高分辨率显示等等，也可用于通信系统的设计。
BLVDS（Bus
LVDS）是LVDS技术在多点通信领域的扩展，要求附加总线仲裁设计、更大的驱动电流（
10mA）和更好的阻抗匹配设计。
通常是LVDS电路设计使用各种专用芯片，如美国国家半导体公司的DS92LV16等。我
们用FPGA芯片自行设计BLVDS内核及扩展部分。相比之下，使用FPGA可大幅减少芯片数量
，降低成本，提高系统可靠性，同时具有更大的灵活性和向后兼容性。由于目前尚无实
用的16位VLVDS收发器芯片问世，本设计也填补了专用芯片（ASIC）的空白。
?? 我们最终选了Xilinx公司的XCV50E。此芯片属于Virtex-E系列，具有如下特性：
*0.18nm 6层金属工艺，具有5.8万个系统门；
*使用1.8V核心电压，低功耗设计；
*130MHz同部时钟；
*64KB的同步块同存（BlockRAM），可实现真正的双口操作；
*支持包括LVDS、BLVDS在内的20种高性能接口标准；
*8个全数字
我要上传